현재 우리가 사용하는 거의 모든 전자 제품에는 반도체 칩(chip), 즉 IC (Integrated Circuit; 집적회로)가 사용되고 있다. 스마트폰, 컴퓨터, 자동차, 그리고 다양한 산업 장비에 이르기까지 반도체는 현대 산업의 핵심 기술이며, 그 중요성은 앞으로도 더욱 커질 것으로 예상된다.

 

이러한 반도체 칩을 만들기 위해서는 먼저 회로 설계가 이루어지고, 이를 실제로 생산하기 위한 마스크(mask)를 제작해야 한다. 하나의 칩을 완성하기 위해서는 수십 장의 마스크가 필요하며, 마스크에 그려지는 패턴에 따라 칩의 동작과 성능이 결정된다. 다시 말해, 이 패턴을 어떻게 설계하느냐에 따라 반도체의 품질이 좌우된다고 할 수 있다. 이때 중요한 역할을 하는 것이 바로 반도체 레이아웃 설계이다. 레이아웃 설계는 회로를 실제 물리적인 구조로 구현하는 과정으로, 마스크 제작의 기초가 되는 단계이다. 좋은 레이아웃은 안정적인 동작과 높은 성능으로 이어지기 때문에, 반도체 설계에서 매우 중요한 분야로 꼽힌다.

 

특히 최근 반도체 산업은 고속화, 고집적화, 저전력화라는 방향으로 빠르게 발전하고 있으며, 회로의 복잡성 또한 크게 증가하고 있다. 이에 따라 단순한 이론 지식만으로는 실제 설계 업무를 수행하기 어려우며, 설계 툴을 활용한 실무 능력을 갖춘 인재에 대한 수요가 지속적으로 증가하고 있다.

 

본서는 이러한 흐름을 반영하여, 반도체 레이아웃 설계를 처음 접하는 학습자들이 쉽게 이해하고 따라올 수 있도록 실습 중심으로 구성하였다. CMOS 공정을 기반으로 기본 개념부터 차근차근 설명하고, 다양한 예제를 통해 자연스럽게 설계 과정을 익힐 수 있도록 하였다.

 

이 책의 실습에는 MyCAD라는 소프트웨어를 사용하였다. MyCAD는 국내 연구진이 개발한 반도체 설계용 CAD 프로그램으로, Windows 환경에서 쉽게 사용할 수 있다는 장점이 있다. 최신 상용 툴과 비교할 때 일부 기능적 제약은 있으나, 레이아웃 설계의 전체 흐름—패턴 설계, 검증, 수정 과정—을 이해하고 반복 연습하기에는 충분한 기능을 제공한다. 이러한 경험은 향후 산업 현장에서 사용하는 상용 툴을 익히는 데에도 중요한 기초가 된다.

 

본서는 CMOS 레이아웃의 기초부터 시작하여 MOS 트랜지스터 설계, 인버터와 같은 기본 디지털 게이트, 그리고 보다 복잡한 디지털 블록 설계까지 단계적으로 학습할 수 있도록 구성되어 있다. 또한 각 단계에서 DRC, ERC, LVS와 같은 검증 과정도 반복적으로 익힐 수 있도록 하였다. 마지막으로는 연산 증폭기를 실습 예제로 하여 아날로그 레이아웃 설계까지 경험함으로써, 디지털과 아날로그를 아우르는 기초 설계 역량을 갖출 수 있도록 하였다.

 

이 책이 반도체 레이아웃 설계에 관심이 있는 학생들에게 단순한 이론 학습을 넘어, 실제 설계 업무로 이어질 수 있는 출발점이 되기를 바란다. 또한 관련 분야로의 진로를 준비하는 학습자들에게 실질적인 도움이 되는 실습 교재로 활용되기를 기대한다.

[목 차]

CHAPTER 1 CMOS 레이아웃 설계 입문

 

1.1 MOS 트랜지스터 기초

1.2 반도체 공정과 레이아웃

1.3 반도체 레이아웃 설계 규칙

 

 

CHAPTER 2 반도체 레이아웃 설계 기본 실습

 

2.1 반도체 레이아웃 설계 실습 툴 소개

2.1.1 회로도면 편집

2.1.2 레이아웃 편집

2.1.3 레이아웃 검증

2.2 MOS 트랜지스터 레이아웃 설계 실습

2.2.1 NMOS 트랜지스터

2.2.2 PMOS 트랜지스터

2.3 각종 콘택 레이아웃 설계 실습

2.3.1 active contact 설계 실습

2.3.2 poly contact 설계 실습

2.3.3 substrate contact 설계 실습

2.3.4 well contact 설계 실습

2.4 배치 및 배선 실습

2.4.1 셀 배치 실습

2.4.2 폴리 및 메탈 배선 실습

 

 

CHAPTER 3 표준 셀 레이아웃 실습

 

3.1 인버터 레이아웃 실습

3.2 NAND 레이아웃 실습

3.3 NOR 레이아웃 실습

3.4 AND 레이아웃 실습

3.5 OR 레이아웃 실습

3.6 XOR 레이아웃 실습

 

 

CHAPTER 4 디지털 블록 레이아웃 실습

 

4.1 플립-플롭 레이아웃 실습

4.1.1 RS 플립-플롭(RS_FF)

4.1.2 JK 플립-플롭(JK_FF)

4.2 가산기(Adder) 레이아웃 실습

4.2.1 반가산기(HA)

4.2.2 전가산기(FA)

4.3 곱셈기(4×4 배열) 레이아웃 실습(multiplier4)

 

 

CHAPTER 5 아날로그 레이아웃 실습

 

5.1 수동 소자 레이아웃 실습

5.1.1 저항(Resistor)

5.1.2 캐패시터(Capacitpr)

5.2 차동 증폭기 레이아웃 실습

5.3 연산 증폭기 레이아웃 실습

 

 

부록 MOSIS SCMOS 0.35μm N-well 공정

 

A.1 레이아웃 설계 규칙

A.2 테크놀로지 파일